追蹤我們的最新動態:
Follow us on LinkedIn Follow us on Twitter Like us on Facebook Subscribe to our channel on YouTube Follow us on Tumblr
分享:
| More

基於相位內插器的 CDR

背景

為了透過訊號線將資料從一個晶片傳送到另一個晶片,接收晶片必須知道何時採樣來自傳輸晶片的資料訊號。在許多系統中,該資訊由傳輸晶片通過與資料訊號線相鄰的專用時序訊號線,傳送到接收晶片的時序﹝時脈﹞訊號來提供。

在訊號傳輸速率相對較低的系統中,接收晶片可以直接使用該時序訊號的內部緩衝版本,從資料訊號中提取資料。這是 SDRAM 技術所使用的方法。然而,在訊號傳輸速率較高的系統中,接收晶片通常需要一個時脈對齊電路,如相位鎖定迴路﹝PLL﹞或延遲鎖定回路﹝DLL﹞。這種電路可以建立一個內部採樣時脈訊號,該訊號與接收的訊號精確地對齊,以便從資料訊號中提取資料。這是 RDRAM 和 DDR 技術所使用的方法。無論是否使用時脈對齊電路,資料及時序線都應良好匹配,以消除它們之間會減少系統的時序空餘的時序偏移。

圖 1a晶片之間連線使用單獨的資料訊號線和時脈訊號線

圖 1b晶片之間連線僅使用資料訊號線和 CDR 電路

隨著資料速率不斷提高,要匹配資料訊號線與時序訊號線以消除時序偏移,是越來越困難了。另外,根據資料線路由時序訊號線,在主機板面積和功耗方面所需的成本很高。一個比較好的方法是移除時序線,而在接收晶片上使用電路,這樣只需資料訊號線即可確定何時採樣資料訊號,以達到最可靠的資料提取。這種電路稱為時脈和資料回復﹝CDR﹞電路。圖 1 顯示了具有和沒有時序訊號線的晶片之間連線範例。

儘管通常使用經過改裝的 PLL 設計 CDR,但是基於 PLL 的 CDR 設計非常困難,因為在功耗和面積方面的成本很高,而且還受到一些其它因素的限制。例如,在設計基於 PLL 的 CDR 時,設計師必須在跟蹤資料訊號功能和 PLL 的抗干擾能力之間做出取捨。另外,基於 PLL 的 CDR 動態效能取決於資料訊號內容,由於必須鎖定資料訊號的頻率和相位,因此基於 PLL 的 CDR 的鎖定時間會很長。基於 PLL 的 CDR 還會受到類比偏移和裝置不匹配的影響,這會引起接收器電路在移位的、非最佳採樣點感知資料訊號。最後,對於接收多種資料訊號的晶片,還必須為每種資料訊號提供專用的基於 PLL 的 CDR。由於這些 PLL 通常需要相對較大的矽面積﹝如較大型的濾波電容器﹞並消耗相對較大的功率﹝如各種高速 PLL 元件﹞,因此提供專用的基於 PLL 的 CDR 所需的成本很高。

什麼是基於相位內插器的 CDR?

基於相位內插器的 CDR 是由 Rambus 開發的另一種電路架構,與基於 PLL 的 CDR 相比,具有多項優勢。

圖 2:基於相位內插器的 CDR 概念方塊圖

圖 2 顯示了基於相位內插器的 CDR 運作原理,及它們比基於 PLL 的 CDR 更具優勢的原因。這種 CDR 使用 PLL 或 DLL 來採用參考迴路,該迴路接收輸入的參考時鐘訊號,並產生一組高速時鐘訊號作為參考相位,這些相位平均分隔 360 度。然後,這些參考相位將被提供給 CDR 迴路,該迴路包括的電路可選擇成對參考相位,並在它們之間插值以提供給時脈,以恢復從資料訊號中提取的資料。圖 3 顯示了相位內插範例:在兩個位於不同相位的輸入訊號之間插入相位,以產生位於中間相位的輸出訊號。

圖 3:相位內插範例

由於參考迴路和 CDR 迴路相互獨立,因此,基於相位內插器的 CDR 設計師可以分別最佳化參考迴路的抗干擾能力,和 CDR 迴路的跟蹤能力。另外,參考迴路不受資料訊號內容的影響,因此可允許這種 CDR 跟蹤種類更多的資料訊號。而且,僅在啟動階段最初鎖定參考時脈訊號時,參考迴路的鎖定時間才相對較長。在初始鎖定時間後,當資料訊號被中斷後再次返回時,基於相位內插器的 CDR 的重新鎖定速度,會明顯快於基於 PLL 的 CDR。

基於相位內插器的 CDR 另一個優點在於,可以透過數位控制補償來精確調整資料採樣點。這樣可以清除裝置不匹配及其它原因所引起的偏移,並允許在系統內測量確保從資料訊號中可靠提取資料的時序空餘。

最後,在基於相位內插器的 CDR 中,儘管參考迴路會佔用大部分面積且消耗大部分功耗,但是,其參考相位可以讓接收多種資料訊號的晶片上多個 CDR 迴路分享。如此一來,每種資料訊號的 CDR 功能所需的平均尺寸和功耗將大大減小。

誰是受益者?

許多人會從使用基於相位內插器的 CDR 中受益,包括:

  • ASIC 供應商:透過利用基於相位內插器的 CDR, 來設計包含 Rambus I/O 單元的 ASIC,ASIC 廠商可以使 I/O 單元面積更小、功耗更低和運作更穩定。在使用二通道、四通道或其它多通道 I/O 單元時,因為這些單元使用一個參考迴路來驅動多個 CDR 迴路執行多個 CDR,因此所獲得的益處會成倍增加。與其它 CDR 設計要求每線一個 PLL 相比,基於相位內插器的 CDR 設計面積與功耗大大減小。
  • 系統整合商:使用基於相位內插器的 CDR 時,數位補償資料採樣時脈的功能允許在實際運作環境中,進行時序空餘系統內測試。這種系統級別測試增加了所製造系統的可靠性。
  • 消費者:使用基於相位內插器的 CDR 將帶來的成本、功耗、效能和可測性等優點,將最終轉化到消費者購買的產品中,使消費者享有更低的價格、更長的電池壽命和更佳的可靠性。