可變的爆發存取長度

背景

很多不同類型的運算系統都使用 DRAM。不同類型的運算系統使用相同的 DRAM 後，將從攤銷的設計和製造成本帶來的規模經濟中受益。儘管不同運算區段中的系統在 DRAM 容量上有相似的需求，但每個運算區段都有一些獨特的需求。其中一個獨特需求就是爆發存取長度，它指的是記憶體讀寫交易期間傳輸的資料量。一些運算區段採用需要較短爆發存取長度的記憶體系統架構，另一些運算區段則採用需要較長爆發存取長度的記憶體系統架構。為滿足不同用戶的需要，專門發展了在 DRAM 中可變的爆發存取長度。可變的爆發存取長度使運算系統可以基於系統需求選擇使用哪個爆發存取長度。在 20 世紀 90 年代初，Rambus 推出了第一個使用可變爆發存取長度的 DRAM，它使系統製造商能夠調節為滿足系統需求應該傳輸的每個要求資料數量。透過引入可變的爆發存取長度，設計和製造一種 DRAM 即可滿足多種系統架構的需要，從而大大降低了成本並提高了系統彈性。

快閃記憶體是另一種用於許多運算系統的、深受歡迎的記憶體技術。有些快閃記憶體裝置也採用可變的爆發存取長度。可變的爆發存取長度在 DRAM 和快閃記憶體裝置中工作方式相似，因此為使用該功能的系統提供相似的益處。

什麼是可變的爆發存取長度？

DRAM 收到記憶體讀取要求後，它會透過記憶體匯流排線路傳送資料進行回應。回應要求傳輸的資料區塊大小基於 DRAM 的爆發存取長度。圖 1 顯示了爆發存取長度為 4 和 8 之間的區別。如圖所示，爆發存取長度為 8 的 DRAM﹝見圖形底部﹞回應讀取要求所傳輸的資料數量是爆發存取長度為 4 的 DRAM 的兩倍。

如圖 1 所示，可變的爆發存取長度允許在不同的記憶體系統﹝需要 DRAM 提供不同的資料傳輸量﹞中使用相同的 DRAM。儘管爆發存取長度為 4 的 DRAM 可以透過連續執行兩個讀取交易而在一條線路上傳輸 8 位元資料，但這需要雙倍地址和控制頻寬才能啟動兩個要求。在地址或控制頻寬有限的系統中，不可能提供足夠的地址/控制頻寬來確保最大資料傳輸量﹝請參見雙倍匯流排頻率技術資訊﹞。透過減少傳輸資料所需的地址和控制頻寬，可變的爆發存取長度解決了這一問題。

圖 2 和 3 顯示了如何在使用相同 DRAM 裝置的不同記憶體系統中使用可變的爆發存取長度。圖 2 中的電腦系統包括 CPU、記憶體控制器及記憶體，在本例中電腦系統位於記憶體模組上。該系統對應於外型尺寸較小或低端的個人電腦。在該系統中，記憶體匯流排的資料部分為 64 位元，CPU 以 64 位元組區塊存取資料，這對應於 CPU 內部快取記憶體中的快取記憶體區塊大小。為最佳化系統效率，記憶體控制器將 DRAM 設定為爆發存取長度 8，這樣記憶體將傳輸 64 位元組﹝8 x 64 位元等於 64 位元組﹞資料區塊來回應記憶體控制器發出的單個要求。

圖 3 顯示了高端電腦、刀鋒型個人電腦或伺服器的架構代表。該記憶體系統具有 128 位元的記憶體資料匯流排。儘管資料區塊數量是圖 2 中記憶體系統的兩倍，但這兩種架構都使用資料區塊要求一致的相同 CPU，因此 CPU 製造商可以將一種處理器設計用於多個市場。在該系統中，如果將爆發存取長度設置為 8，記憶體模組將以 128 位字元組回應記憶體控制器發出的單一要求–這將超出 CPU 需求，從而浪費記憶體頻寬。但是，透過彈性地將記憶體裝置的爆發存取長度設置為 4﹝4 x 128 位元等於 64 位元組﹞，每個記憶體裝置的輸出量等於爆發存取長度為 8 的記憶體裝置輸出量的一半。這樣記憶體控制器可以取得單一要求的所有要求資料而不會產生不必要的額外資料，從而使記憶體系統的效率最大化。

可變的爆發存取長度允許在多種系統架構中使用相同的 DRAM 裝置，從而減少所需的 DRAM 裝置和模組架構的數量。在多個系統中使用相同的 DRAM 裝置，可以減少製造和庫存成本，並使系統製造商和消費者從中受益。可變的爆發存取長度帶來的彈性，能夠確保系統使用最適合自身需求的爆發存取長度值，因此可以減少控制頻寬，並確保記憶體匯流排的使用效率。

誰是受益者？

從可變的爆發存取長度中受益的部分人員包括：

• 處理器設計師。可變的爆發存取長度允許在多種記憶體系統架構中使用單一 DRAM 或快閃記憶體設計。這樣處理器設計就可以滿足多個市場的要求，從而減少發展成本、基於規模經濟的製造成本及庫存成本。
• 系統整合商。服務於多個市場的系統整合商，可以儲存符合需要的單一 DRAM 或快閃記憶體類型，以用於多條產品線。這將降低庫存控制成本。
• 記憶體製造商。透過使用可變的爆發存取長度，記憶體製造商可以將單一 DRAM 或快閃記憶體設計用於多個市場，從而取得類似處理器設計師享有的成本優勢﹝降低發展成本、製造成本和庫存成本﹞。