要求更多資訊
追蹤我們的最新動態:
Follow us on LinkedIn Follow us on Twitter Like us on Facebook Subscribe to our channel on YouTube Follow us on Tumblr
分享:
| More

創新

Rambus has over 20 years of experience developing and licensing breakthrough technology for semiconductors and electronic systems. The work of Rambus scientists and engineers has resulted in a broad portfolio of patents that are licensed to industry-leading companies for computers, HDTVs, gaming systems and lighting.

Rambus' portfolio includes patents issued by the U.S. and other nations. The United States Patents and Trademark Office list of issued U.S. patents assigned to Rambus is available here.

Examples of Rambus Innovations

16 倍資料速率 16 倍資料速率是一種可在每個時脈週期內傳輸 16 位元資料的技術，其資料位元是現今多數 DRAM 使用的 DDR﹝雙倍速率傳輸﹞技術的 8 倍，而且還是 XDR 記憶體位元傳輸速率的兩倍。
32 倍資料速率 每時脈週期的每個 I/O 傳輸 16 位元資料 - 是現今許多 DRAM 產品使用的 DDR﹝雙倍速率傳輸﹞技術的8倍。32 倍資料速率是由 Rambus 兆位元組頻寬技術所開發。
Clocked DDR Address/Control Sending address and control information with a double-data-rate signals improves memory performance efficiency and enables higher effective bandwidth.
DRAM 上的 DLL/PLL 透過最佳化輸入/輸出 (IO) 時序，提高記憶體系統的最大運作頻率。
DRSL 低電壓、低功耗、差動訊號標準，採用連線 XIO™ 單元與 XDR™ DRAM 裝置的可擴展多 GHz、雙向以及點對點資料匯流排。
Enhanced FlexPhase™ 時序調整 支持訊號之間的靈活相位關系，可達致時脈資料精確校準。FlexPhase 增強後，改進了 FlexPhase 在極高效能記憶體系統於 10 Gbits 和以上的資料速率操作時的敏感性和能力。Enhanced FlexPhase 是由 Rambus 兆位元組頻寬技術所開發。
External and Self Refresh Address Continuity Manages refresh addressing with transitions into and out of low power Self Refresh modes in order to improve channel and memory efficiency, as well as reduce controller complexity.
FlexClocking™ 架構 FlexClocking 技術是一個在控制器介面使用非對稱劃分並安置關鍵校正與時序電路，從而大幅簡化 DRAM 介面設計的架構。
FlexLink™ C/A 介面 業界首個全速、可擴展的點到點命令/位址信道。FlexLink C/A 通過單一、差異高速通訊信道，為 DRAM 提供指令和地址。FDMA C/A 是由 Rambus 兆位元組頻寬技術所開發。
FlexMode™ Interface Enables support of differential and single-ended memory interfaces in a single SoC package design with no additional pins through programmable assignment of signaling I/Os as either data or command/address.
FlexPhase™ 時序調整 支持訊號之間的靈活相位關系，可達致時脈資料精確校準。FlexPhase 是一項關鍵技術，其要素提昇 這些參照外部時脈信號的晶片系統間資料速率。此外，FlexPhase 的時序校準功能針對Fly-by architecture以及減少很多時序偏移　(timing offsets) 更為重要。這些時序偏移源於製程變異、驅動器/接收器的不匹配(driver/receiver mismatch)、晶片上的時脈徧移(on-chip clock skew)及時脈信號駐波(clock standing wave)相關的效應。 FlexPhase 技術可自動將資料與時脈置中，提供設計者簡易快速地設計高速晶片互連(high speed chip interconnections)。
Fly-by﹝傳控﹞指令與位址 Fly-by﹝傳控﹞指令/位址架構改善記憶體系統的訊號完整性，從而提供更高的每腳位位元速率以及能達到 GHz 資料速率的系統。當 Fly-by﹝傳控﹞指令/位址架構與對源同步訊號的時序進行偏移校正的 FlexPhase™ 電路結合使用時，將能提高記憶体頻寬、維持低延遲並避免時脈編碼的需要。Rambus 記憶體系統使用 Fly-by﹝傳控﹞架構以在不影響資料速率的情況下提供可擴展性。
I/O Power Mode Management Coordinates the control of I/O and clocking circuits to save power for low power modes, such as Deep Power-Down.
MicroLens® Optics Light distribution features that provide customizable control of uniformity and ray angle for superior application efficiency.
SolidCore™ Reflectors Compact reflectors capable of producing tightly controlled, efficient and high-intensity beams ideal for spotlights.
Strobed Write Improves timing and efficiency of write operations using strobe timing signals.
Strobed Write Burst Terminate Allows a memory controller to write data bursts of arbitrary lengths, increasing bus efficiency.
Temperature Compensated Self-Refresh Enables lower memory power during self-refresh by compensating the refresh rate based on temperature.
TruEdge™ LED Coupling LED-to-light guide coupling technology which delivers 93 to 96 % of total LED output to the light guide.
VirtuOptic™ Reflectors Produce a highly collimated, highly efficient light output while delivering precise ray angle control.
低電容 ESD 具有強大的靜電放電 (ESD) 保護功能時，減小電容可啟用更高頻率的運作。
全面差異記憶體結構（FDMA） 業界首個在記憶體控制器和 DRAM 之間的關鍵訊號連接結合了差異訊號交換技術的記憶體結構。FDMA 為高效能記憶體系統帶來更快速度、更少雜訊和更低的功耗。FDMA 是由 Rambus 兆位元組頻寬技術所開發。
八倍資料速率 在每個時脈週期內傳輸 8 位元資料，是當今最先進的採用 DDR﹝雙倍資料速率﹞記憶體技術的四倍。
具有快速回復功能的數位 CDR 在低耗電狀態下，用低延遲解決方案啟用快速恢復。
動態點對點技術 在保持高效能點對點訊號傳輸的情況下，允許記憶體升級和擴充容量。
動態點對點技術增強 支持下一代記憶體系統的性能、可擴展性和容量需求。DPP 支持 FlexLink™ C/A，可容纳命令/位址訊號的動態點對點功能。DPP 支持記憶體系統功能的擴展和存取粒度。增強的 DPP 是由 Rambus 兆位元組頻寬技術所開發。
反射取消 提高具有較大阻抗不連續性環境中的系統空餘。
可寫入暫存器 透過用軔體設定最佳化系統參數，降低系統成本。
可編程讀取延遲 透過有效安排內部記憶體時序，使記憶體元件以更高的頻率工作。
可變的爆發存取長度 透過允許 DRAM 和快閃記憶體中每個記憶體讀/寫要求傳送不同數量的資料，提高資料傳輸效率。
基於相位內插器的 CDR 降低成本、功耗及時脈與資料恢復電路的區域，改善高速平行和序列連結相對 PLL 時脈和資料恢復﹝CDR﹞的時基幅度。
多倍速率傳輸 提高介面的傳輸速率，而無需提高系統時脈速度。
完全同步的 DRAM 容許 DRAM 系統的精確時序，提高記憶體傳輸效率，使系統管線更順暢。
寬頻範圍 PLL 利用連續、寬頻調整功能簡化平行和序列連結應用程式。
延遲寫入/寫入延遲 透過減少記憶體核心中的寫讀交接，提高記憶體裝置的傳輸量。
微線程 減少列與欄的存取粒度，從而使處理較小資料對象的應用程式獲得優異效能。
時基減少技術 改善極高速通訊連結的訊號完整性通過減少時基，可達到 16Gbps 的記憶體訊號效能，并支援下一代記憶體系統的一兆位元組頻寬性能水平。時基減少技術由 Rambus 一兆位元組頻寬技術所開發。
時脈倍增 DLL 提高高速平行和序列連結的整合水準和抗負載干擾能力。
晶片上終端電阻﹝ODT﹞校正 採用晶片上的終端電阻阻抗，以減少晶片外的終端電阻所引起的電不連續性，從而改善訊號環境。
核心預取 提高介面頻寬，同時允許核心在較低頻率下運作。
極低擺幅的差分訊號 極低擺幅的差分訊號 (VLSD) 是雙向、地線參考的差分訊號技術，它提供了高性能、低功耗、且符合成本效益的解決方案，非常適用於需要非凡的頻寬和卓越的電源效率的應用。
模組接頭補償 利用模組接頭減小電互聯中的阻抗不連續性，從而提高系統運作頻率。
模組線程技術 模組線程技術採用平行處理模組資料存取，改進記憶體模組的生產量與電力功率。
模組開關路由 在允許系統升級的同時，降低模組和接頭的成本與管腳數。
模組阻抗補償 透過減小焊接裝置負載所引起的不連續性，提高模組的運作頻率。
用於底板的多級訊號 提高頻率有限通道中所用的高速平行和序列連結的資料傳輸速率和系統空餘。
系統內 IO 空餘和特性 透過測量用於速度分級的訊號完整性參數，提高系統可靠性及系統效能。透過使用系統內電壓及時序空餘測試進行通道診斷，提高通道空餘及可測試性。
系統飛行時間分級 啟用以高頻率運轉的、超大容量匯流排記憶體或邏輯系統。利用控制器邏輯簡化讀/寫安排。
緩衝模組 增加系統的記憶體容量。透過匯集數台低速記憶體裝置的輸出，產生高記憶體頻寬。
自動預充電 透過取消傳送預充電指令的需求，提高記憶體運作效率。
輸出驅動程式校正 透過利用精密外部電阻器保持穩定的電流或電壓水準，提高資料速率和系統電壓空餘。
近地線訊號 近地線訊號（NGS）是一個單端和地線終止的訊號技術，以高資料速率大幅地降低 IO 訊號功耗與複雜性的設計，同時保持卓越的訊號完整性。
通道均等 透過減少高速平行和序列連結通道內的碼間干擾 (ISI)，提高接收視訊品質及系統空餘。
進階電源狀態管理﹝APSM﹞ Advanced power states in a memory system that enable and disable critical circuitry, such as input receivers and clock circuits, provide an effective way to lower memory system power for various system performance levels.
雙倍匯流排頻率技術 使記憶體核心的傳輸速率加倍，而無需更高的系統時脈速度。
雙倍速率傳輸寫入遮罩 允許記憶體控制器設定地址並寫入小於程控爆發存取長度的資料。
雙迴路 PLL/DLL 使用 PLL/DLL 可以降低功耗、矽面積以及整合電路的成本。分享主要通用電路時，允許 PLL/DLL 鎖定至多個任意相位。
非對稱均等 能夠支持下一代記憶體系統的極高頻寬。在記憶體控制器不對稱的應用訊號均等 - DRAM 通訊連接和改善整體訊號完整性，同時減低 DRAM 裝置的複雜性和成本到最低。非對稱均等是由 Rambus 兆位元組頻寬技術所開發。
 
要求更多資訊