一兆位元組頻寬計劃

Rambus一兆位元組頻寬技術為新記憶體技術的先鋒，對於開發能夠傳送記憶體頻寬每秒一兆位元組（一兆位元組等於1024千百萬位元組）到一個單一晶片系統（SoC)的未來記憶體結構非常有用。這項無可比擬的記憶體頻寬，可讓未來的記憶體系統受益自獲得廣泛改進的記憶體效能。

為了達到1 TByte/s記憶體頻寬，Rambus開發了基礎性的創新，包括：

• 32X 數據速率 - 一個全新的記憶體訊號技術，每輸入時脈周期可傳送32數據位元；
• 全面差異記憶體結構（FDMA） - 在DQ（數據）和C/A（指令/位置）通道提供差異訊號的優勢；
• FlexLink™ C/A - 業界首個全速、可擴展、點對點指令/位置連結。

通過這些創新和其他通過一兆位元組頻寬技術研發的創新，Rambus將提供未來記憶體結構的基礎，帶來更佳的性能、更高和可擴展的數據頻寬、區域最佳化，以及更好的下世紀游戲、圖形和多核心電腦應用的訊號整合。

背景

更快和多核心處理器基礎系統，需要建立在單一核心處理器上的系統大幅提高的記憶體效能。缺乏恰當的頻寬，記憶體系統將成為交付下一代消費和電腦系統所需效能的障礙。例如：目前的圖形處理器需要128GBytes/s的記憶體頻寬，在不久的將來預計將達到500 GBytes/s。目前的游戲系統世代使用25至50 GBytes/s的記憶體頻寬。接下來的4至5年，圖形和游戲主控台將推高記憶體頻寬需求到1 TByte/s。

創新

Rambus的一兆位元組頻寬計劃結合了突破性的創新技術，以期在單一晶片系統(SoC)上實現每秒一兆位元組(TB/s)頻寬的傳送速度。這些獲得專利的創新包括：

• 32倍資料速率的創新技術可在一個時脈週期的每個I/O傳輸32位元資料。這是現今許多DRAM產品中普遍採用的雙倍資料速率(DDR)技術的16倍。
• 非對稱等化創新技術可支援下一代記憶體系統的極高頻寬。該創新以不對稱的方式在整個記憶體控制器與DRAM通訊連結上應用訊號等化技術，改善整體訊號完整性，並同時將DRAM裝置的複雜性及成本降到最低。
• 增強的動態點對點(DPP)技術可支援下一代記憶體系統的效能、可擴展性和容量需求。DPP如今可支援FlexLink™指令/位址(C/A)，允許指令/位址訊號的動態點對點功能。DDP也可擴展記憶體系統容量和存取粒度。
• 增強的FlexPhase™時序調整使訊號之間的相位關係更為彈性，時脈與資料的晶片校準也更為精確。FlexPhase的提升改進了其敏感性和能力，以便支援以每秒10千百萬位元組(Gbps)及更高資料速率運作的極高效能的記憶體系統。
• Flexlink C/A是業內首個全速、可擴展且點對點的指令/位址通道。它透過單一、差動式高速通訊通道，為DRAM提供指令和位址資訊。
• 完全差動式記憶體架構(FDMA)是業界首個在記憶體控制器與DRAM之間的所有主要訊號連線採用差動式訊號技術的記憶體架構。FDMA在高性能記憶體系統內，能帶來更快速度、更少噪音和更低耗電量。
• 時基減少技術可改善極高速通訊連結的訊號完整性。透過減少時基誤差，可達到16Gbps的記憶體訊號效能，并支援下一代記憶體系統的一兆位元組頻寬效能水平。