追蹤我們的最新動態:
視訊內容:
DDR3記憶體介面解決方案
Rambus DDR3記憶體介面解決方案是個為消費性電子產品制定的高效能、低成本PHY。Rambus的消費性DDR3 PHY解決方案可在低成本打線封裝內支援高達每秒1600百萬傳輸(MT/s)的資料速率。 該產品併入獲得專利的創新技術如晶片上的相位鎖定迴路(PLL)、延遲鎖定迴路(DLL)、FlexPhase™時序調整電路、輸出驅動程式校正及晶片上的終端電阻(ODT)校正，從而提供完整的記憶體解決方案。PHY也提供DDR2 SDRAM應用的回溯相容性。
DDR3 PHY包含一個指令/位址(C/A)巨集單元和可變數量的8位元資料巨集單元。PHY包含支援強大運作所需的全部元件，包括IO墊、PLL、電源模式管理(PMM)、傳輸和接收路徑、時脈分配、控制邏輯、電源分配及靜電放電(ESD)保護電路。
Rambus FlexPhase技術用於提供最佳記憶體系統時序，包括Fly-by（傳控）拓撲的寫入控制和讀取控制延遲調整。同時也為記憶體控制器執行的標準DDR3寫入控制校正過程提供支援。
Rambus以PHY開發包(PDP)的形式提供DDR3 PHY，允許記憶體介面設計師自訂其DDR3實施以滿足特定的應用需求。透過PDP，Rambus提供全部所需建構模組，包括PHY架構、圖解、模型、一般配置、平面圖、驗證IP、實施說明文件、測試說明文件、設計指令及模擬檔案以確保成功完成介面設計。
介面功能
- 800到1600MT/s資料速率
- DDR3及DDR2訊號模式：SSTL_1.35、SSTL_1.5和SSTL_1.8邏輯等級
- 對資料、位址及時脈訊號進行FlexPhase™時序調整
- 可程式化的輸出阻抗及晶片上的終端電阻
- 對輸出阻抗及晶片上的校正進行ZQ校正
- 用於ASIC介面的整合DLL以及用於介面和裝置時脈合成的高效能PLL
- 同步的ASIC介面能與可合成的設計流程相容
- 可程式化的輸出迴轉率
- 電源模式管理模組
- PHY內的分析模組
- 支援打線封裝或覆晶封裝