联系方式
产品简介GDDR6 PHY 工作原理
Rambus GDDR6（图像处理双倍数据速率）内存 PHY 支持高速、高带宽 GDDR6 SGRAM（同步图像处理随机存取）内存之间的通信。最初为图像处理应用设计的 GDDR6 是一款高性能内存解决方案，可用于需要大量数据计算的各种高性能应用，如人工智能 (AI)、加密挖掘、深度学习、自动驾驶汽车和高速网络。
Rambus GDDR6 PHY 将完全符合 JEDEC GDDR6 (JESD250) 标准，每个引脚的速度高达 16 Gbps，可用于 TSMC 7nm 工艺。GDDR6 接口支持 2 个信道，每个信道有 16 位，总数据宽度为 32 位。Rambus GDDR6 PHY 每个引脚的速度高达 16 Gbps，最高可提供 64 GB/s 的带宽。此 PHY 将用于高级 FinFET 节点，实现领先的客户集成。IP 核采用的 Rambus 系统感知设计方法提供了以客户为中心的体验，缩短了上市时间，提高了一次性成功的质量。Rambus 提供灵活的 IP 核交付，并将直接与客户合作，提供完整的系统信号与电源完整性分析，优化了芯片布局。最后，客户获得包含一整套测试软件的硬核解决方案，进行快速启动、符合标准的测试和调试。
配有 GDDR6 的 Going Beyond GPU
在 Micron Technology、SK Hynix 和 Samsung 的支持下，GDDR6 SGRAM 的最大数据传输速率将达到 16 Gbps，工作电压为 1.35V。相比上一代图像处理内存，GDDR6 的密度更高。此外，GDDR6 的速度比 GDDR5 (12–16 Gb/s) 提高了一倍，是 DDR4 (3.2 Gb/s) 的 5 倍以上。尽管最初面向游戏机和计算机图像处理，但最新版的 GDDR 预计可以跨多个行业部署，其中 Micron 尤其侧重于数据中心和汽车领域。
解决方案产品
- 符合 JESD250 标准
- 可用于 TSMC 7nm 工艺
- 灵活交付 IP 核：符合 ASIC/ SoC 布局要求
- 速度箱：12 Gbps、14 Gbps、16 Gbps
- 2 个信道
- 支持 GDDR6 SGRAM
- DFI 3.1 式接口，易于与内存控制器集成
- 内存控制器或 PHY 可以是 ASIC 接口主机（PHY 独立模式）
- 可选择低功耗运行状态
- 可编程驱动器/端接阻抗值
- 驱动器/端接阻抗校准
- 内置测试支持
- 采用 13 层金属堆栈
- 状态观察寄存器接口
- LabStation™ 软件环境，适于进行系统级启动、符合标准的测试和验证
- 经过全面符合标准测试的硬核 (GDSII)
- 完整的设计视图：
- 门级模型和 IO 模型
- 布局摘要(.lef)
- 时序模型(.lib)
- Verilog 行为模型
- CDL 网表(.cdl)
- GDSII 布局
- DRC 和 LVS 报告
- 完整文件：
- 数据表
- 封装设计指南
- ASIC/DFT 制造指南
- 测试和符合标准的测试用户指南
全面的芯片和系统设计审查
- 启动/项目审查
- 平面图审查
- 测试/符合标准的测试计划审查
- 封装设计审查
- 电路板设计审查
- 最终芯片集成审查
- 启动和测试审查
工程设计服务：
- 封装设计
- 系统板布局
- 基于统计的信号与电源完整性分析
Rambus GDDR6 PHY IP 核
符合 JEDEC 标准的 Rambus GDDR6 PHY IP 核针对需要低延迟和高带宽 GDDR6 内存解决方案的系统进行了优化。该 PHY 接口可用于领先的 FinFET 工艺节点，支持两个独立信道，每个信道支持 16 位，总数据宽度为 32 位。此外，PHY 每个引脚的速度高达 16Gbps，最高可提供 64 GB/s 的带宽。
资源
新闻
相关文章