PCIe 5.0 接口的工作方式
具有 Expresso 5.0 数字控制器的 Rambus PCIe 5.0 PHY 包含高性能的串行链路子系统。我们的 PCIe 5.0 接口解决方案针对挑战性高损耗信道的功耗进行了优化,非常适合性能密集型 AI、数据中心、边缘计算、5G 基础设施和图像处理应用。
PHY 包含支持 PCIe 5.0、4.0、3.0 和 2.0 协议的 PMA 硬核和符合 PIPE 5.1 标准的 PCIe 物理编码子层 (PCS) 软核。PHY 通过了与 Northwest Logic Expresso 数字控制器的协同验证,也可以与符合 PIPE 5.1 标准的第三方控制器集成。