Home > 接口 IP > SerDes PHY > PCIe 5.0 SerDes PHY
Rambus PCI Express (PCIe) 5.0 和 Compute Express Link (CXL) PHY 是进行了面积优化的低功耗硅 IP 核心,采用面向系统的方法设计,可最大限度提高集成的灵活性和便利性。在针对人工智能 (AI)、数据中心、边缘计算、5G 基础设施和图像处理的性能密集型应用中最高可提供 32 GT/s 的数据速率。Northwest Logic Expresso 5.0 控制器核心包含完整的 PCIe 5.0 SerDes 子系统。或者,可以将其与符合 PIPE 5.1 标准的第三方控制器集成。PCIe 5 SerDes PHY 支持 PCIe 5.0、4.0、3.0 和 2.0,并支持全面投产。
具有 Expresso 5.0 数字控制器的 Rambus PCIe 5.0 PHY 包含高性能的串行链路子系统。我们的 PCIe 5.0 接口解决方案针对挑战性高损耗信道的功耗进行了优化,非常适合性能密集型 AI、数据中心、边缘计算、5G 基础设施和图像处理应用。
PHY 包含支持 PCIe 5.0、4.0、3.0 和 2.0 协议的 PMA 硬核和符合 PIPE 5.1 标准的 PCIe 物理编码子层 (PCS) 软核。PHY 通过了与 Northwest Logic Expresso 数字控制器的协同验证,也可以与符合 PIPE 5.1 标准的第三方控制器集成。
PHY 设计为采用最低程度的宽边控制,适用于支持分叉的 x2、x4、x8 和 x16 通道配置。这提高了 PHY 的灵活性,可以支持各种应用。多抽头发送器和自适应接收器均衡支持超过 36dB 的信道插入损耗。
PCIe 5 SerDes PHY 可用于先进的 7nm FinFET 工艺节点。
全面的芯片和系统设计审查
工程设计服务:
协议 | 数据速率 (Gbps) | 应用 |
---|---|---|
PCIe 2.0 | 5 | 高带宽外围设备和图像处理卡 |
PCIe 3.0 | 8 | 服务器、存储、联网设备 |
PCIe 4.0 | 16 | 服务器、存储、联网设备 |
PCIe 5.0 | 32 | AI、服务器、存储、联网、5G 基础设施 |
随着数据速率超过 28Gbps 达到 56Gbps 甚至更高,保持信号完整性变得越来越困难。在高达 28Gbps 的速率下,由 1 和 0 组成的 NRZ 是首选的标准化编码方案。NRZ 有两个幅度电平,其中在每个符号中包含 1 比特信息,因此也被称为 PAM2(2 电平脉冲幅度调制)。随着串行数据速率达到每个信道 56 Gb/s,带宽增加所导致的信号损伤促使高速串行数据行业采用 PAM4,即 4 电平脉冲幅度调制。
新闻
相关文章
视频