PCIe 4.0 控制器

PCIe 4.0 控制器(原名 XpressRICH)设计为实现最大 PCI Express® (PCIe®) 4.0 性能以及出色的设计灵活性,并可轻松集成。它完全向后兼容 PCIe 3.1/3.0。此外,还可提供集成 AXI 的 PCIe 4.0 控制器(原名 XpressRICH-AXI)。该控制器为数据中心、边缘计算和图形领域的严苛应用提供高带宽低延迟连接。

PCIe 4.0 控制器工作原理

PCIe 4.0 控制器是可配置和可扩展的 IP,专为 ASIC 和 FPGA 的实施而设计。它支持 PCIe 4.0 和 3.1/3.0 规范,以及 PCI Express (PIPE) 规范的 PHY 接口。该 IP 可配置为支持端点、根端口、交换端口和双模式拓扑结构配置,可提供多种不同的使用模式。

PCIe 4.0 Controller Block Diagram
PCIe 4.0 Controller Block Diagram
PCIe 4.0 Controller with AXI Block Diagram
PCIe 4.0 Controller with AXI Block Diagram

PCIe 4.0 控制器使用多个 PCIe VIP 和测试套件进行验证,已在生产中的成百上千个设计中通过硅验证。Rambus 将 PCIe 4.0 数字控制器与客户所选第三方 PCIe 4.0 PHY 集成并进行了验证。

数据中心的发展演变:借助 PCI Express 6.0 实现向 64 GT/s 信令速率的跃进

Download our white paper: Data Center Evolution: The Leap to 64 GT/s Signaling with PCI Express 6.1

PCIe 接口是计算机通信系统的重要组成部分,能够通过高带宽以及低延迟性在各个计算节点(如 CPU、GPU、FPGA 和特定工作负载的加速器)之间实现数据的传输。随着 AI/ML 训练等高级工作负载的带宽需求急剧上升,PCIe 6.0 将信号传输速度提升至 64 GT/s,并在标准中做出了一些迄今为止最大的改变。 

解决方案产品

协议兼容性

协议 信令速率 (GT/s) 应用
PCIe 3.1/3.0 8 服务器、存储、网络设备
PCIe 4.0 16 服务器、存储、网络设备

来自博客

新闻

文章

网络研讨会

Rambus logo