Home > 接口 IP > CXL 控制器 IP > CCIX 1.1 控制器
CCIX 1.1 控制器(原名 XpressCCIX)是可配置和可扩展的 PCIe 控制器 IP,专为 ASIC 和 FPGA 的实施而设计。此外,还有一个具有 AXI 的 CCIX 1.1 控制器版本(原名 XpressCCIX-AXI),支持 AMBA AXI 协议规范。
CCIX 1.1 控制器 IP 支持 PCI Express 5.0、4.0 和 3.1/3.0 规范以及 PHY Interface for PCI Express (PIPE) 版本 4.x 和 5.x 规范,并支持 CCIX 基本规范修订版 1.1 中定义的 CCIX 扩展速度模式。该 IP 可进行配置,以支持端点、根端口、交换机端口和双模拓扑,以及各种使用模型。
所提供的图形用户界面 (GUI) 向导使设计人员可以通过启用、禁用和调整大量参数,来根据他们的具体要求设定使用该 IP,包括 CCIX ESM 模式、数据路径大小、PIPE 接口宽度、低功耗支持、SR-IOV、ECC、AER 等,以实现最优吞吐量、延迟、大小和功耗。
CXL 2.0 控制器已使用市售和内部开发的 VIP 和测试套件得到广泛验证。它与 Rambus CXL/PCIe 5.0 PHY 集成,以实现完整的 CXL 2.0 接口子系统。或者,它可以与许多第三方 CXL 2.0 PHY 配合使用。
PCI Express® (PCIe) 接口是计算机通信系统的重要组成部分,能够通过高带宽在各个计算节点(如 CPU、GPU、FPGA 和特定工作负载的加速器)之间实现数据的传输。基于云的计算和超大规模数据中心的兴起以及人工智能 (AI) 和机器学习 (ML) 等高带宽应用,都需要 PCI Express 5.0 的全新性能水平。
PCI Express 层
CCIX 支持
用户接口层
完整性和数据加密 (IDE)
独家特点和功能
PCI Express 层
CCIX 支持
AMBA AXI 层
完整性和数据加密 (IDE)
数据引擎
独家特点和功能
IP 文件
文档
PCI Express 总线功能模型
软件
参考设计
高级设计集成服务:
新闻
相关文章
视频
基于 FPGA 的设计上的 CXL 互连演示