PCI Express (PCIe) 控制器 IP

提供高带宽互连性能

PCI Express 控制器 IP

Rambus 经过优化的高性能 PCI Express® (PCIe®) 6.0、5.0、4.0 和更早世代的数字控制器已经过优化,适用于 SoC、ASIC 和 FPGA。这些市场领先的高性能接口解决方案适用于人工智能/机器学习、数据中心和边缘应用。

PCIe 控制器 IP

特点PCIe 6.0
控制器
PCIe 5.0
控制器
PCIe 4.0
控制器
PCIe 3.1
控制器
PCIe 2.1
控制器
数据速率 (GT/s)64321685
数据路径可扩展可扩展可扩展可扩展可扩展
支持拓扑根端口
端点
交换机端口
双模
根端口
端点
交换机端口
双模
根端口
端点
交换机端口
双模
根端口
端点
交换机端口
双模
根端口
端点
交换机端口
双模
双工通道配置x1,x2,x4,x8,x16x1,x2,x4,x8,x16x1,x2,x4,x8,x16x1,x2,x4,x8,x16x1,x2,x4,x8,x16
向后兼容性5.0,4.0,3.1/3.04.0,3.1/3.03.1/3.03.0/2.1/2.01.1/1.0
门控时钟/电源门控    
高级 RAS
虚拟通道支持FLIT 和非 FLIT 模式    
前向纠错 (FEC)    
L0p 低功耗模式    
可选功能IDE 安全性,
AER,
ECRC,
ECC,
MSI,
MSI-X,
多功能,
交叉链路
AER,
ECRC,
ECC,
MSI,
MSI-X,
多功能,
交叉链路
AER,
ECRC,
ECC,
MSI,
MSI-X,
多功能,
交叉链路
AER,
ECRC,
ECC,
MSI,
MSI-X,
多功能,
交叉链路
AER,
ECRC,
ECC,
MSI,
MSI-X,
多功能,
交叉链路
P2P

PCIe 交换机、重定时器、DMA 和 USB4 IP

解决方案产品简介说明
PCIe 6.0 重定时器控制器下载 PCIe 6.0 重定时器控制器产品简介支持 CXL 的 PCIe 6.0 重定时器控制器为信号再生提供了高度优化、低延迟的数据路径
PCIe 5.0 多端口交换机下载 PCIe 5.0 多端口交换机产品简介 可自定义的多端口交换机,可将一个上行端口连接到最多 31 个下行端口
适用于 USB4 的 PCIe 控制器适用于 USB4 的 PCIe 控制器产品简介 支持 USB4 的 PCIe 5 控制器,带有原生逻辑接口选项
集成 AXI 的 PCIe 控制器(支持 USB4)下载集成 AXI 的 PCIe 控制器(支持 USB4)产品简介 支持 USB4 的 PCIe 5 控制器,带有 AXI 逻辑接口选项
支持 USB4 的 PCIe 交换机下载支持 USB4 的 PCIe 交换机产品简介 支持 USB4 的可自定义交换机,将一个上行端口连接到最多 31 个下行端口

PCIe 调试和测试解决方案以及附加核心

解决方案产品简介说明
适用于 PCIe 5.0 的检查器下载适用于 PCIe 5.0 的检查器产品简介 用于对高达 32 GT/s 的 PCIe 设备进行诊断测试、训练和调试的转接板
Gen5HOST下载 Gen5HOST 产品简介 PCIe 5.0 设备和应用原型设计和开发主机支持参考平台
Gen5ENDPOINT下载 Gen5ENDPOINT 产品简介 PCIe 5.0 设备原型设计和开发端点参考平台
XpressAGENT下载 XpressAGENT 产品简介 附加核心简化了 PCIe 和 CXL 子系统的可观测性并加快其调试

PCIe 6.1 互连子系统

Rambus PCIe 6.1 控制器提供了一个高效率的发射器 (Tx) 和接收器 (Rx) 接口,具有可配置的总线宽度。该 IP 旨在满足众多客户和行业用例的需求,支持端点、根端口、交换端口和双模式拓扑结构配置,可提供多种不同的使用模式。所提供的图形用户界面 (GUI) 向导使设计人员可以通过启用、禁用和调整大量参数,来根据他们的具体要求设定使用该 IP。

PCIe 6.1 Interface Subsystem
PCIe 6.1 Interface Subsystem

Rambus 提供了 PCIe 6.0 数字控制器与客户所选第三方 PCIe 6.0 PHY 的集成和验证。

数据中心的发展演变:借助 PCI Express 6.0 实现向 64 GT/s 信令速率的跃进

Download our white paper: Data Center Evolution: The Leap to 64 GT/s Signaling with PCI Express 6.1

PCIe 接口是计算机通信系统的重要组成部分,能够通过高带宽以及低延迟性在各个计算节点(如 CPU、GPU、FPGA 和特定工作负载的加速器)之间实现数据的传输。随着 AI/ML 训练等高级工作负载的带宽需求急剧上升,PCIe 6.0 将信号传输速度提升至 64 GT/s,并在标准中做出了一些迄今为止最大的改变。 

来自博客

新闻

文章

网络研讨会

Rambus logo