PCI Express® (PCIe) 接口是计算机通信系统的重要组成部分，能够通过高带宽在各个计算节点（如 CPU、GPU、FPGA 和特定工作负载的加速器）之间实现数据的传输。如今随着云计算、超大型数据中心、人工智能 (AI) 和机器学习 (ML) 等高带宽应用的兴起， 产生了对PCI Express 5.0新的性能水平的要求。
数据中心的发展演变：使用 PCI Express 5.0 加速计算
Rambus推出最新CXL 2.0控制器，内置业界领先零延迟IDE安全模块
新闻摘要：
- 通过集成的IDE模块实现超高速数据传输中的安全性，帮助数据中心基础设施实现无与伦比的性能
- 为CXL.mem和CXL.cache协议提供零延迟数据加密功能
- 与Rambus CXL 2.0 PHY集成，构建完整的CXL互连子系统
北京2021年10月26日 /美通社/ — 作为业界领先的芯片和IP核供应商，致力于使数据传输更快更安全，Rambus Inc.（纳斯达克股票代码：RMBS）今日宣布推出内置完整性和数据加密（IDE）模块的Compute Express Link™（CXL）2.0和PCI Express®（PCIe）5.0控制器。在CXL协议上实现超高速数据传输中的安全性，对于解决数据中心基础设施中的带宽瓶颈至关重要。IDE模块可监控并防止对CXL和PCIe链路的物理攻击。CXL需要极低的延迟，才能为目标用例实现load-store内存架构和缓存一致性链路。这款突破性的控制器由Rambus最近收购的PLDA工程团队研发，凭借内置的零延迟IDE模块，可支持在32 GT/s的最高速率下实现最先进的安全性和性能。
Rambus首席运营官范贤志（Sean Fan）表示：“要在数据密集型应用中成功启用CXL使用模式，例如在处理器和附加的AI加速器之间共享内存，需要在超低延迟的前提下实现数据传输的安全性。此次零延迟安全控制器的推出，证明我们在最近收购PLDA之后，具备了加速开发CXL解决方案的能力，同时彰显了我们在提供集成式接口和安全IP解决方案方面独一无二的优势地位。”
此次发布的Rambus CXL 2.0和PCIe 5.0控制器均内置IDE模块，采用256位AES-GCM（高级加密标准，伽罗瓦/计数器模式）对称密钥分组密码算法，可确保通过CXL和PCIe链路传输的数据流的机密性、完整性和重放攻击保护，并简化芯片设计人员和安全架构师的工作。此类安全功能对于各种数据中心计算应用尤为必要，如AI/ML和高性能计算(HPC)等等。
主要功能包括：
- 通过零延迟IDE模块确保CXL.mem和CXL.cache的安全性
- 有效防护物理安全攻击，将安全漏洞所引发的安全、财务和品牌声誉风险降至最低
- Rambus CXL 2.0和PCIe 5.0控制器预集成的IDE模块，可提升产品成功率并缩短产品上市时间
- 控制器可与Rambus CXL 2.0PHY以及PCIe 5.0 PHY配合使用，以构建完整的CXL 2.0和PCIe 5.0互连子系统
更多信息：
关于内置IDE模块的Rambus CXL 2.0控制器和PCIe 5.0控制器，如需了解更多信息，请访问我们的网站：
CXL 2.0子系统：
PCIe 5.0子系统：
面向不断发展的数据中心的新兴计算架构
随着世界互联趋势的增长，数据处理从人们所熟知的云计算范式开始不断演进。 物联网设备的大量涌现引发数据量呈指数级增长。智能信息处理正越来越多地向网络边缘设备和终端本身转移，以提供更强大，实时的功能。 因此对于全球网络基础设施具有深远的影响，同时计算架构的重大发展也将塑造未来的数据中心。
保护高速移动中的数据安全
由于MACsec 提供第二层安全性，因此正在成为保护网络流量的主要解决方案。 当网络安全越来越成为切实的要求时，保护 SoC 接口的趋势也在不断增长，其中包括短距离接口，如 PCI Express (PCIe) 和片外存储器接口。 在本次网络研讨会中，Rambus 安全专家 Stephen Wu 将论述基于硬件的MACsec 安全性的设计和实现以及高性能内联加密的趋势。
保护数据中心AI/ML运行负载时的安全
随着 AI/ML 所涵盖的训练，推理模型和数据以及 AI 硬件本身的价值不断提升，来自对手的巨大威胁也是前所未有的。 因此，针对AI/ML 工作负载和硬件的安全策略，需要提供的不仅仅只是安全启动和身份验证。 Rambus 安全专家 Rocky Zhang 将探讨硬件信任根是如何通过深度防御、安全操作分区和最先进的侧信道攻击防护成为 AI/ML 安全的基础。
PCIe 5.0子系统的选择与实现
最新一代 PCI Express，即 PCIe 5.0 ，其性能已提升至 32 GT/s，以支持包括 400G 以太网在内的高级应用。 在本次网络研讨会中，Rambus 技术专家 Wangyang Cao 将探讨 PCI Express 解决方案选择和实现时所需的考量。 并将展示由集成 PHY 和内存控制器组成的经过硅验证的 Rambus PCIe 5.0 接口解决方案的演示。
