ここ数年の生成AIの急激な発展により、システムアーキテクトやハードウェア設計者はデータセンターのトポロジーの見直しを迫られています。AIモデルのサイズとコンピューティング能力は指数関数的に増大する一方で、I/Oスループットとメモリアクセスは線形的に増大しています。こうした傾向は持続不可能なギャップを生み出しており、チップレベルの物理層からネットワーク層に至るまで、スタック全体にわたって対処する必要があります。
新しい外部ケーブルソリューションは、常に変化するデータセンタートポロジーを可能にします。例えば、ラック単位の接続は、長距離ケーブルを介した次世代アーキテクチャを定義するでしょう。銅線は数メートル程度であれば機能しますが、ラック間接続で7メートルのケーブルを使用する場合や、より大規模なクラスタリング用途で10メートルを超えるケーブルを使用する場合には、光ケーブルソリューションが必要になります。
CXLとは?
CXL は、次世代データセンタートポロジを加速するために設計された、画期的で高速な、CPU からデバイス、およびCPUからメモリへの相互接続です。
CXL は、異種コンピューティングおよび分散ユースケース向けに、ホストプロセッサとアクセラレータ、メモリコントローラ/エクスパンダ、スマート I/O デバイスなどのデバイス間の高帯域幅、低レイテンシの接続を提供するオープンな業界標準です。.
CXLコンソーシアム (CXL® Consortium) は、データセンターアクセラレータやその他の高速化のためのオープンエコシステムをサポートしながら、新たな利用モデルにおける画期的なパフォーマンスを実現する技術仕様を開発するために設立された、オープンな業界標準グループです。CXLコンソーシアムは、大手クラウドサービスプロバイダー、通信OEM、IP/シリコン/デバイスプロバイダー、システムOEMなど、幅広い業界の専門知識を持つ企業で構成されています。
Rambusの CXLコントローラIP
Rambusの高性能CXLコントローラIPは、SoC、ASIC、FPGAでの使用に最適化されています。これらの業界をリードする高性能インターフェースソリューションは、AI/ML、データセンター、エッジアプリケーションに対応します。
Rambus CXLコントローラIPは、CXL.ioにシリコン実証済みのPCIeコントローラアーキテクチャを活用し、CXL規格固有のCXL.cacheおよびCXL.memを追加します。コントローラIPは、CXL.ioトラフィック用のネイティブTx/Rxユーザーインターフェースと、CXL.memおよびCXL.cacheトラフィック用のIntel CXL-cache/memプロトコルインターフェース（CPI）を提供します。
提供されるGUIウィザードを使用すると、設計者は、CXL デバイス タイプ、PIPE インターフェイス構成、バッファ サイズとレイテンシ、低電力サポート、SR-IOV パラメータなど、さまざまなパラメータを有効化、無効化、調整して、スループット、レイテンシ、サイズ、電力を最適化し、IP を要件に合わせてカスタマイズできます。
コントローラIPは、スタンドアロンで提供することも、お客様が選択したCXL/PCIe準拠のSerDesと統合して提供することもできます。また、FPGA SerDesとの統合のためのサンプルリファレンスデザインも提供可能です。
詳細情報はこちら
Rambus CXL製品ポートフォリオの詳細についてwww.rambus.com/cxl.
Samtec CXL製品ポートフォリオの詳細についてwww.samtec.com/cxl-interconnect.
Leave a Reply