At Rambus, we create cutting-edge semiconductor and IP products, spanning memory and interfaces to security, smart sensors and lighting.
In the fast-paced world of Artificial Intelligence (AI), a groundbreaking startup is making waves with its innovative approach to AI chip design. Etched, founded by
In this blog post, we explore everything you need to know about Graphics Double Data Rate, most commonly known as GDDR. Since its introduction in
In our latest episode of Ask the Experts, we had the opportunity to explore the evolving world of client computing with insights from Carlos Weissenberg,
[Updated on June 10, 2024] AI学習データセットは増加し続けており、テラバイト規模の帯域幅をサポートするアクセラレータが求められています。高いメモリ帯域幅と電力効率に優れたソリューションを提供するHBM3Eは、AI学習ハードウェアの有力な選択肢となっています。 その理由については、以下ブログをご覧ください。. 目次: HBM3E メモリーとは? 2022年1月に発表されたHBM3は、高性能2.5D/3Dメモリアーキテクチャである高帯域幅メモリ（HBM）の最新世代です。以前のバージョンと同様に、HBM3は1,024ビットのワイドデータパスを採用しています。6.4ギガビット/秒（Gb/s）で動作するHBM3は、819ギガバイト/秒（GB/s）の帯域幅を提供します。HBM3Eは、同じ機能セットを備えながら、9.6Gb/sまで拡張されたデータレートを提供します。優れた帯域幅、大容量、コンパクトなフットプリントにより、高度なAIワークロードに最適なメモリソリューションとなっています。 2.5D/3D アーキテクチャとは? 「3D」の部分は分かりやすいでしょう。HBMメモリは、パッケージ化されたデバイス内に3DスタックされたDRAMです。「2.5D」とは、HBMメモリデバイスがGPUやAIアクセラレータなどのプロセッサチップに接続される方法を指します。各HBMメモリデバイスとプロセッサ間のデータパスには、1,024本の「ワイヤ」、つまりトレースが必要です。コマンドやアドレス、クロックなどを追加すると、必要なトレースの数は約1,700に増加します。 1,000本を超える配線は、標準的なPCBでは到底サポートできません。そのため、メモリデバイスとプロセッサを接続するための中継としてシリコンインターポーザが使用されます。集積回路と同様に、シリコンインターポーザには微細な間隔で配線をエッチングできるため、HBMインターフェースに必要な配線数を実現できます。HBMデバイスとプロセッサは、インターポーザ上に2.5Dアーキテクチャと呼ばれる方法で実装されます。 HBM3E Uses a 2.5D/3D Architecture HBM3E はHBM2E, HBM2 または HBM (Gen 1)とどう違うのか? HBM3は、HBM規格の第3世代にあたります。世代が進むにつれて、データレート、3Dスタックの高さ、DRAMチップの密度が向上してきました。これは、仕様がアップグレードされるたびに、より高い帯域幅とより大きなデバイス容量を実現していることを意味します。 HBMは1Gb/sのデータレートで発売され、最大8段の16Gbデバイスを3Dスタックで構成できました。HBM3では、データレートは最大6.4Gb/sまで拡張され、デバイスは32Gb容量のDRAMを16段スタックで構成できます。主要DRAMメーカーは、データレートを9.6Gb/sまで引き上げるHBM3Eデバイスを発表しました。
今回の「専門家に聞く」エピソードのテーマは、今まさに盛んに議論されている「AIのセキュリティ対策」です。ラムバスのセキュリティ製品担当シニアディレクター、Scott Bestに詳しく話を伺いました。 AIシステムのセキュリティ確保の課題に焦点を当て、FPGAシステムとの類似点も取り上げています。AI推論モデルが持つ計り知れない価値と、ハードウェアレベルのセキュリティソリューションが潜在的な攻撃者からAIシステムを守る鍵となる点について議論が行われました。 公開鍵暗号を侵害する可能性のある量子コンピュータの新たな脅威についても触れられました。こうした脅威に対抗するため、ラムバスはAIシリコンを保護するための幅広いセキュリティIPポートフォリオを提供しています。 インタビューでは、AIがAIシステムを攻撃するために使用される可能性について締めくくられ、堅牢なセキュリティ対策の必要性が理解できる内容となっています。 Ask the Experts: Securing AI エキスパート Scott Best, Senior Director of Security Products, Rambus 重要なポイント 推論モデルのセキュリティ保護：AIシステムのセキュリティ保護は、AIモデルの学習に使用されたすべての情報を保持する推論モデルの保護を中心に展開されます。このモデルは敵対者や競合他社の潜在的な標的となる可能性があるため、メモリ内に保存されている状態（保存データ）であっても、チップに読み込まれている状態（使用データ）であっても、セキュリティ保護が不可欠です。 ハードウェアベースのAIセキュリティ：AIセキュリティはハードウェアレベルで実現する必要があり、安全なソリューションを実装するのはチップメーカーの責任です。これは、データのプライバシーと真正性を確保し、これらのセキュリティ対策がシステムのパフォーマンスを損なわないことを確認することを意味します。 セキュリティに対する量子脅威：強力な量子コンピュータの出現は、現在の公開鍵暗号に脅威をもたらします。現在構築中で、今後5～10年以上の運用が見込まれるシステムは、データのプライバシーと真正性を確保するために、耐量子暗号の実装を検討する必要があります。 Rambus セキュリティIP: Rambus は、AI シリコンのハードウェアベースのセキュリティを実現するセキュリティ IP の幅広いポートフォリオに加え、保存データの保護のための Root of
[Updated April 14, 2025] Post-Quantum Cryptography (PQC), also known as Quantum Safe Cryptography (QSC), refers to cryptographic algorithms designed to withstand attacks by quantum computers.
